TSMC envisage de produire de la DRAM 3D à la demande de Nvidia, alors que l’offre de mémoire pour l’IA se resserre

Un nouveau rôle possible dans la course à la mémoire pour l’IA

Taiwan Semiconductor Manufacturing Co. envisage de produire de la DRAM 3D à la demande de Nvidia, son plus gros client, selon des informations publiées les 6 et 7 novembre 2026, citant deux personnes au fait des discussions. Cette proposition ferait entrer davantage le premier fondeur mondial dans la production de mémoire nécessaire aux calculs liés à l’intelligence artificielle.

TSMC étudie deux possibilités : construire une usine ou racheter un site existant et le convertir à la production de mémoire. Hsu Kuo-chin, vice-président chargé du développement des technologies de packaging avancé, piloterait le projet. Il a auparavant présidé Micron Taiwan, où il a acquis une expérience de la fabrication de mémoire qu’il met aujourd’hui à profit dans ses responsabilités liées à l’intégration des puces.

Ces discussions interviennent alors que la demande en matériel pour l’IA met les approvisionnements en mémoire sous tension et fait grimper les prix. Nvidia cherche à diversifier ses fournisseurs, tandis qu’Apple s’efforce également de trouver d’autres sources de mémoire et a cité la hausse des coûts de celle-ci parmi les raisons de l’augmentation de certains prix de ses produits plus tôt cette année.

Dans sa réponse publique, TSMC s’est bornée à refuser de commenter les rumeurs ou spéculations du marché et a réaffirmé qu’elle se concentrait sur son cœur de métier, la fonderie. L’entreprise affirme que sa mission reste de fournir des technologies et des capacités de production à l’industrie mondiale des puces logiques. TSMC et Nvidia n’ont pas répondu immédiatement aux demandes de commentaires sur les projets évoqués.

La question commerciale centrale est de savoir si TSMC pourrait passer de la fabrication de processeurs et de leur interconnexion avec la mémoire à la production des cellules mémoire elles-mêmes. L’entreprise entrerait alors en concurrence plus directe avec Samsung Electronics, SK hynix et Micron, tout en offrant potentiellement à ses clients un autre moyen de se procurer un composant devenu de plus en plus coûteux.

Qu’est-ce que la DRAM 3D changerait ?

La DRAM, abréviation de mémoire vive dynamique, stocke temporairement les informations dont un appareil électronique a besoin lorsqu’il fonctionne. Un processeur l’utilise un peu comme une personne se sert d’un bureau : les informations nécessaires à la tâche en cours restent à portée de main, au lieu d’être récupérées à plusieurs reprises dans un stockage à plus long terme.

La DRAM classique répartit ses cellules mémoire sur un plan horizontal. La DRAM 3D envisagée empilerait verticalement les cellules ou des couches de cellules, augmentant ainsi la quantité d’informations pouvant tenir dans une surface de puce donnée. Le principe revient à ajouter des étages à un bâtiment plutôt qu’à agrandir son emprise au sol.

Pour le matériel dédié à l’IA, la capacité ne suffit pas. La mémoire doit aussi transférer les informations assez vite pour ne pas laisser les processeurs coûteux tourner à vide. Une puce capable de stocker davantage de données doit toujours respecter les exigences de vitesse, de consommation électrique, de température et de fiabilité.

La DRAM doit également être rafraîchie régulièrement pour conserver les informations qu’elle contient. Une conception commercialement viable doit gérer ce fonctionnement tout en garantissant la fiabilité de la lecture et de l’écriture des données. Ce projet serait donc à la fois un défi d’ingénierie et de fabrication, et une réponse aux clients en quête d’une offre accrue.

En quoi est-elle différente de la mémoire HBM déjà utilisée pour l’IA ?

La mémoire à large bande passante, ou HBM, utilise elle aussi une structure verticale, mais à un autre niveau. Les fabricants produisent séparément des puces de DRAM, appelées dies, puis les empilent. Des connexions électriques traversant le silicium permettent aux dies de communiquer entre eux, tandis que le packaging avancé relie la pile de mémoire au processeur.

Dans la DRAM 3D, l’empilement des cellules modifie l’agencement au sein même du dispositif mémoire. La HBM empile des dies fabriqués séparément ; l’architecture proposée empile des cellules mémoire ou des couches à l’intérieur du dispositif. Chaque approche répond à ses propres exigences de production et d’intégration.

TSMC participe déjà à la chaîne de production de la HBM. Sa collaboration annoncée avec SK hynix sur la HBM4 porte sur les performances du die de base et le packaging permettant d’intégrer la mémoire à la logique. Le die de base est la puce située sous la pile de mémoire, qui gère les connexions et les fonctions logiques.

L’intérêt de Nvidia pour les technologies de fabrication de TSMC s’est également manifesté dans ses projets annoncés de die de base NVHBM en octobre. Nvidia aurait demandé à Samsung, SK hynix et Micron d’utiliser le procédé 3 nanomètres de TSMC pour les dies de base de sa conception mémoire sur mesure. Dans ce modèle, les fabricants de mémoire fourniraient les dies mémoire, tandis que TSMC fabriquerait le composant logique spécifié.

La production des cellules de stockage ajouterait une nouvelle responsabilité au rôle que joue déjà TSMC. Pour les clients, l’avantage concret dépendrait de la capacité du produit final, de sa vitesse de transfert des données, de sa consommation électrique et de sa compatibilité avec leurs systèmes.

Pourquoi Nvidia veut davantage de solutions d’approvisionnement en mémoire

La demande attribuée à Nvidia reflète un problème d’approvisionnement qui dépasse le seul processeur. Les systèmes d’IA ont besoin à la fois de puissance de calcul et d’un flux continu de données. L’augmentation du nombre de processeurs accroît la demande en mémoire nécessaire à leur fonctionnement et pousse les fabricants à augmenter leur production.

Samsung, SK hynix et Micron sont les principaux fournisseurs déjà établis auxquels une activité mémoire de TSMC serait confrontée. Un producteur supplémentaire pourrait à terme élargir les options d’achat des clients, à condition de pouvoir livrer des volumes suffisants et de répondre à leurs exigences techniques.

Nvidia s’emploie aussi à mettre plus rapidement en service des systèmes d’IA complets. En octobre, l’entreprise a présenté la conception DSX POD, qui prévoit sept racks de calcul contenant 504 processeurs graphiques Rubin, dans un conteneur assemblé et testé avant expédition. Les livraisons dans le monde étaient prévues pour début 2027.

Le lien est concret : un projet de déploiement nécessite la livraison de tous ses composants, notamment les processeurs, la mémoire, les équipements réseau et les systèmes de refroidissement. L’augmentation de la production de processeurs et la simplification de l’installation font de la disponibilité de la mémoire un autre élément du calendrier de livraison.

La recherche de nouvelles sources de mémoire par Apple montre que les tensions touchent aussi l’électronique grand public. La hausse du coût de la mémoire peut peser sur les prix des téléphones, des ordinateurs et d’autres appareils, en plus des grands systèmes utilisés pour l’IA. Apple a déjà cité ces coûts parmi les facteurs à l’origine de certaines hausses de prix.

Construire une usine ou en convertir une

Les options évoquées pour TSMC consistent soit à construire de nouvelles installations dédiées à la mémoire avancée, soit à acquérir une usine et à l’adapter. Micron a choisi cette année la voie de l’acquisition et de la conversion, en rachetant une usine de fabrication pour la reconvertir à la production de DRAM.

Une usine de fabrication de puces, généralement appelée « fab », produit des puces sur de fins disques appelés wafers. Sa conversion ne se résume pas à changer le nom du produit : les équipements, les étapes de fabrication et les conditions d’exploitation doivent être adaptés à la conception de la mémoire. Une nouvelle usine nécessite également des outils, des infrastructures et du temps avant que sa production soit maîtrisée.

L’expansion actuelle de TSMC montre à quel point les décisions relatives aux usines peuvent se préparer longtemps à l’avance. Le président-directeur général C. C. Wei a annoncé le 15 octobre la construction d’une autre usine de 3 nm à Tainan, dont la production commerciale doit débuter au premier semestre 2028. Un projet déjà prévu à Tainan devait commencer sa production de masse au premier semestre 2027.

Le projet de production de mémoire évoqué en est encore au stade de la planification. Ni l’emplacement de l’usine, ni le budget d’investissement, ni l’objectif de production de wafers, ni le produit commercial, ni l’homologation par les clients, ni la date de production n’ont été communiqués publiquement. L’usage que Nvidia entend faire de cette mémoire n’a pas non plus été précisé : les clients ne disposent donc ni d’un calendrier de livraison ni des caractéristiques d’un produit à évaluer.

Pourquoi le dirigeant chargé du projet compte

La direction du projet attribuée à Hsu réunit deux domaines d’expérience pertinents. Son ancien poste de président de Micron Taiwan l’a placé au cœur de l’industrie de la mémoire. Chez TSMC, ses responsabilités incluent les circuits intégrés tridimensionnels et le packaging avancé, des technologies utilisées pour connecter des puces au sein de systèmes informatiques plus vastes.

Le packaging avancé est important, car un composant destiné à l’IA doit fonctionner au sein d’un système complet. Les connexions entre les processeurs, la mémoire et les autres puces influent sur la vitesse de circulation des données et la gestion de la chaleur. Fabriquer un dispositif mémoire dense est une chose ; l’intégrer à un produit fonctionnel en est une autre.

TSMC a déjà participé à la fabrication de mémoire classique et détient des brevets liés à la DRAM verticale. Le projet évoqué s’appuierait donc sur des travaux techniques déjà engagés, ainsi que sur les capacités de packaging de l’entreprise.

Samsung, SK hynix et Micron développent également des technologies de DRAM 3D. Tout produit de TSMC entrerait dans un secteur où les fabricants de mémoire établis explorent des évolutions architecturales similaires, tout en continuant à approvisionner le marché actuel.

Les défis techniques entre la conception et les livraisons

La fabrication de mémoire à empilement vertical consiste à réaliser des structures très profondes et étroites, puis à connecter avec précision les différentes couches. La fiabilité de ces structures constitue un autre défi : les cellules doivent conserver les informations et supporter des opérations répétées de lecture et d’écriture dans les conditions exigées par les clients.

Le rendement de fabrication serait déterminant pour la rentabilité. Il désigne la proportion de puces produites sur un wafer qui fonctionnent suffisamment bien pour être commercialisées. Une conception peut stocker davantage d’informations sur une même surface tout en restant coûteuse si trop de dispositifs échouent lors de la production.

L’homologation par le client constitue une étape supplémentaire. Nvidia aurait besoin d’une mémoire répondant aux exigences d’un système donné, notamment en matière de bande passante, de consommation, de comportement thermique et de compatibilité avec le packaging. L’homologation est le processus de tests et de validation qui permet de vérifier ces critères avant l’intégration d’un composant dans des produits commerciaux.

L’expérience de Samsung avec la NAND à empilement vertical offre un point de comparaison historique sur la façon dont les étapes de production sont documentées. L’entreprise a présenté sa première génération de V-NAND en 2013 et annoncé la production de masse d’une deuxième génération en octobre 2014. La NAND est une mémoire de stockage qui conserve les données même hors tension, tandis que la DRAM sert de mémoire de travail temporaire et doit être rafraîchie. Comme leurs exigences de fonctionnement diffèrent, leur calendrier de développement dépend de travaux d’ingénierie distincts.

Pour les acheteurs, le critère utile serait la quantité de mémoire fonctionnelle et homologuée livrée en volume. Pour calculer cette offre, il faudrait connaître la production de wafers, la capacité par puce, le rendement de fabrication et la production de packaging. Ces données permettraient aux clients d’évaluer la contribution d’un nouveau fournisseur.

Comment ces évolutions s’articulent

Les annonces d’octobre et les informations publiées en novembre décrivent plusieurs initiatives liées entre elles pour répondre à la demande en IA : accroître la production de puces logiques, renforcer le rôle de TSMC dans la fabrication des dies de base pour la mémoire, accélérer le déploiement des systèmes et, désormais, envisager de produire des cellules mémoire.

• 15 octobre 2026 : TSMC annonce une nouvelle usine à Tainan utilisant son procédé 3 nanomètres, dont la production commerciale est prévue au premier semestre 2028.
• 18 octobre 2026 : selon des informations du secteur, Nvidia a demandé à utiliser la technologie 3 nanomètres de TSMC pour les dies de base NVHBM fournis par Samsung, SK hynix et Micron.
• 21 octobre 2026 : Nvidia annonce DSX POD, avec des livraisons mondiales prévues pour début 2027.
• 6 et 7 novembre 2026 : des informations font état de l’étude par TSMC d’une production de DRAM 3D à la demande de Nvidia.

Les certificats américains d’actions étrangères de TSMC ont progressé de 7,6 % lors des échanges précédant l’ouverture du marché américain le 6 novembre. Cette expansion potentielle donnerait aux investisseurs une nouvelle source possible de revenus liés à l’IA à prendre en compte, en plus des activités déjà établies de fabrication de processeurs et de packaging de l’entreprise.

Pour Nvidia et les autres clients, la priorité immédiate reste d’obtenir suffisamment de mémoire adaptée à un coût maîtrisable. Le projet attribué à TSMC ouvre la possibilité d’une nouvelle voie de production, tandis que l’entreprise affirme publiquement rester concentrée sur son activité de fonderie. Les prochaines étapes concrètes seraient des décisions de l’entreprise précisant le produit, les capacités de production et l’homologation par les clients.

À retenir

• TSMC envisagerait de produire de la DRAM 3D à la demande de Nvidia.
• Les options étudiées comprennent la construction d’une usine ou le rachat et la conversion d’un site existant.
• Le projet serait piloté par le vice-président Hsu Kuo-chin, ancien président de Micron Taiwan.
• L’empilement des cellules dans la DRAM 3D diffère de celui de la HBM, qui consiste à empiler des dies mémoire fabriqués séparément.
• TSMC affirme ne pas commenter les spéculations du marché et rester concentrée sur son cœur de métier, la fonderie.
• Aucun produit commercial, engagement de construction d’usine ou calendrier de production n’a été annoncé.
• Une entrée dans la production de cellules mémoire placerait TSMC en concurrence plus directe avec Samsung, SK hynix et Micron.