Les progrès de CXMT dans les puces mémoire secouent les marchés mondiaux, les investisseurs réévaluant la concurrence chinoise

Une cellule mémoire plus petite déclenche une vague mondiale de ventes

La société chinoise ChangXin Memory Technologies prévoit de lancer un nouveau produit de mémoire pour serveurs avant la fin de 2026, fondé sur une architecture qui pourrait accroître la densité mémoire d’environ 30 %. Cette annonce a fait fortement baisser les cours des fabricants de puces établis, même si la conception devra encore être améliorée avant de permettre une production de masse fiable.

Le président de CXMT, Cao Kanyu, a présenté ces avancées lors d’une conférence du secteur à Shanghai, le 10 octobre. L’entreprise travaille sur une conception appelée 4F², qui réduit l’espace occupé par chaque cellule mémoire. Son produit prévu cible les serveurs de centres de données et la place en concurrence plus directe avec Samsung Electronics, SK Hynix et Micron Technology.

Le 13 octobre, l’action SK Hynix a clôturé en baisse d’environ 10 % et celle de Samsung de 7,4 %, les deux titres atteignant leur plus bas niveau depuis août. L’indice sud-coréen Kospi a perdu 5,5 %. Micron a cédé 3,62 % lors de la séance de mardi, après une baisse d’environ 3,9 % lundi.

La réaction s’est étendue aux fournisseurs d’équipements pour semi-conducteurs, aux entreprises de stockage et à d’autres valeurs technologiques. Les investisseurs réévaluaient la vitesse à laquelle un fabricant chinois pourrait concurrencer des entreprises qui ont profité de la demande en calcul pour l’intelligence artificielle.

À court terme, CXMT cible la mémoire conventionnelle pour serveurs. La mémoire à bande passante élevée, ou HBM, une mémoire spécialisée utilisée avec de puissants processeurs d’IA, reste un point fort de ses concurrents établis. Pour CXMT, l’épreuve commerciale consistera à produire suffisamment de puces fiables à un coût compétitif.

Ce que signifie 4F² en termes simples

La DRAM, abréviation de mémoire vive dynamique, stocke les informations qu’un ordinateur utilise activement. Un serveur a besoin de cette mémoire de travail pour garder les données à proximité de ses processeurs pendant qu’ils exécutent des tâches. Chaque puce contient un très grand nombre de minuscules cellules mémoire.

La disposition 6F², courante dans le secteur, attribue à chaque cellule une surface égale à six fois le carré d’une dimension minimale, représentée par F. Une disposition 4F² ramène cette surface à quatre fois le même carré. À dimension minimale inchangée, la cellule elle-même occupe environ un tiers de moins.

Des cellules plus petites peuvent permettre de stocker davantage d’informations sur une puce. Le gain obtenu sur un produit complet dépend aussi de l’espace occupé par les autres circuits et des choix de fabrication. Jing Jie Yu, analyste chez Morningstar, estime que la commercialisation réussie de l’architecture de CXMT pourrait accroître sa densité mémoire de 30 %.

Zhang Xiaolu, directeur adjoint au sein du cabinet de conseil CIC, estime que le nombre de bits produits par tranche de silicium pourrait augmenter de 30 % à 50 %, tandis que la surface de chaque cellule diminuerait d’environ 33 %. Ces estimations décrivent le potentiel de la conception, et non des résultats mesurés en production de masse établie.

Samsung et SK Hynix étudient également des conceptions 4F². SK Hynix a présenté une feuille de route de développement en 2025, ce qui rend le calendrier d’introduction proposé par CXMT particulièrement sensible pour les investisseurs qui évaluent l’avance technologique des fournisseurs existants.

Comment CXMT fait évoluer le processus de fabrication

Cao a décrit une approche appelée Vertical Surrounding Gate, ou VSG, qui modifie la disposition des transistors contrôlant les cellules mémoire. L’entreprise s’attend à ce que cette structure réduise les fuites électriques et d’autres problèmes, plus difficiles à maîtriser à mesure que les cellules rétrécissent.

Une fuite électrique signifie que le courant s’échappe là où il ne devrait pas. Dans une puce mémoire, maîtriser ce courant aide les cellules à conserver les informations de manière fiable tout en limitant le gaspillage d’énergie. Une conception plus compacte n’est utile que si les cellules continuent de fonctionner de façon régulière.

CXMT prévoit également de fabriquer les cellules mémoire et leurs circuits périphériques sur des tranches de silicium distinctes, puis de les assembler par hybrid bonding. Les circuits périphériques assurent notamment la sélection des cellules et le transfert des informations vers celles-ci et depuis celles-ci. L’hybrid bonding relie les éléments fabriqués séparément au moyen de connexions électriques et physiques extrêmement précises.

Cao a indiqué que la séparation de ces étapes de fabrication était au cœur de l’approche de l’entreprise. Selon Zhang, la combinaison du VSG et du bonding au niveau de la tranche pourrait augmenter la densité sans recourir à la lithographie extrême ultraviolet, ou EUV, une technologie avancée utilisée pour imprimer des motifs de très petite taille sur les puces.

Le lancement sera suivi d’une longue épreuve de production

CXMT devrait lancer une mémoire DDR5 RDIMM utilisant la nouvelle architecture d’ici à la fin de 2026. La DDR5 est une génération de mémoire informatique, tandis qu’une RDIMM est un module mémoire couramment utilisé dans les serveurs. Le produit devra fonctionner de manière fiable avec les machines et les systèmes déjà utilisés par les clients.

Les rendements de production, c’est-à-dire la proportion de puces fabriquées qui fonctionnent suffisamment bien pour être vendues, restent inconnus. Cao n’a communiqué ni chiffres détaillés sur les rendements ni calendrier ferme pour des livraisons commerciales à grande échelle. Un procédé qui produit beaucoup de puces défectueuses peut coûter cher, même si la conception sous-jacente est prometteuse.

Jing Jie Yu, analyste chez Morningstar, a décrit à la fois l’opportunité concurrentielle et le défi industriel :

La mise en œuvre réussie et précoce de l’architecture 4F² dans la production de DRAM améliorerait considérablement la position concurrentielle de CXMT face à ses pairs.

Yu s’attend également à un délai important entre la présentation du produit et sa commercialisation avec des rendements viables, soulignant la difficulté d’obtenir des résultats uniformes en production de masse.

Zhang a indiqué que la validation d’une mémoire pour serveurs prenait généralement de 18 à 24 mois. Pendant cette période, les clients vérifient que les produits satisfont à des exigences strictes en matière de compatibilité, de fiabilité et de fonctionnement. Le lancement d’un produit ouvre donc une nouvelle phase d’essais et d’adoption avant son déploiement à grande échelle.

Pourquoi la réaction des marchés a dépassé le secteur de la mémoire

Le groupe japonais SoftBank a perdu 8,5 %, le fournisseur d’équipements pour semi-conducteurs Tokyo Electron a reculé de 7,2 % et le fabricant d’équipements de test Advantest a cédé 2,9 %. L’indice Nikkei 225 a perdu 1,8 %, signe que les ventes ont touché au-delà des entreprises en concurrence directe avec CXMT.

Les actions européennes ont également reculé. ASML a perdu 3,3 %, tandis que STMicroelectronics et Infineon ont chacune cédé environ 5 %. Les sociétés de stockage SanDisk, Seagate et Western Digital ont aussi baissé. CXMT elle-même a clôturé en recul de 2,8 % à Shanghai mardi.

Cette vague de ventes a suivi une séance déjà morose lundi aux États-Unis, où le Nasdaq Composite a baissé de 0,44 %. Vey-Sern Ling, conseiller principal en actions chez Union Bancaire Privée, a déclaré que les investisseurs prenaient leurs bénéfices sur des valeurs de l’IA qui avaient fortement progressé, en particulier celles du secteur de la mémoire.

Phillip Wool, stratège en chef des marchés chez Rayliant Global Advisors, a jugé l’ampleur des ventes disproportionnée au regard de la menace concurrentielle immédiate. Il a souligné le travail qui reste à accomplir avant que CXMT puisse produire sa nouvelle conception en volume.

Les échanges du lendemain ont montré un recul plus modéré de SK Hynix, dont l’action a baissé de 1,66 % le 14 octobre. Les investisseurs mettaient en balance une possible évolution de la concurrence à plus long terme et le processus bien plus lent de qualification des puces et d’augmentation de la production.

Pourquoi la HBM reste un enjeu distinct

La HBM transfère rapidement de grandes quantités de données entre la mémoire et un processeur. Elle est particulièrement précieuse dans les systèmes d’IA, car les processeurs puissants ont besoin d’un flux continu d’informations pour éviter de rester inactifs. Sa production implique des procédés exigeants de fabrication, d’empilement et de conditionnement.

Le produit DDR5 pour serveurs proposé par CXMT répond à un autre volet des besoins en mémoire des centres de données. La mémoire standard pour serveurs prend en charge le système dans son ensemble, tandis que la HBM fournit un accès particulièrement rapide aux processeurs exigeants, tels que les accélérateurs d’IA de Nvidia.

Wool a décrit la position des fournisseurs établis dans le secteur de la HBM :

Plus important encore, il n’est même pas question ici de HBM, et les fabricants de puces coréens dominent toujours incontestablement ce marché, sans pratiquement aucune menace de la part de CXMT ou d’autres acteurs dans un avenir prévisible.

Zhang a indiqué que les grands fabricants étrangers avaient concentré leurs capacités sur les HBM3e et HBM4, tandis que l’offre de DDR5 conventionnelle pour serveurs restait limitée. Cela pourrait ouvrir la voie à un autre fournisseur fiable de mémoire standard pour serveurs, en particulier pour les clients chinois à la recherche d’une source nationale.

Ling distingue lui aussi le défi concurrentiel à long terme des capacités de production actuelles. Les fabricants chinois de mémoire pourraient, selon lui, influer avec le temps sur l’équilibre entre l’offre et la demande, tout en continuant à faire face à des difficultés technologiques à court terme.

Une part de marché en hausse et un calendrier de développement chargé

Selon Counterpoint Research, la part de CXMT dans le chiffre d’affaires mondial de la DRAM est passée de 4 % au deuxième trimestre 2025 à 10 % au deuxième trimestre 2026, faisant de l’entreprise le quatrième fournisseur mondial de DRAM. Une analyse de HSBC évalue également sa part à environ 10 %, contre quelque 4 % un an plus tôt.

Cette progression représente six points de pourcentage, soit deux fois et demie sa part antérieure. Elle donne à CXMT une base commerciale croissante alors que l’entreprise travaille sur sa prochaine architecture. Elle avance également vers la production de mémoire pour smartphones LPDDR6, selon un calendrier globalement similaire à celui de Samsung et SK Hynix.

Les annonces récentes de CXMT montrent que plusieurs projets avancent de front :

• 20 septembre 2026 : l’entreprise a annoncé la production de masse sur sa plateforme de cinquième génération pour la DRAM, appelée G5, et présenté une mémoire LPDDR5X de grande capacité.
• 28 septembre 2026 : elle a annoncé un projet de recherche et développement doté de 24,1 milliards de yuans et la construction d’un centre d’essais de deuxième phase pour un coût de 10,8 milliards de yuans.
• 10 octobre 2026 : Cao a présenté à Shanghai les avancées sur les composants DRAM, l’architecture 4F² et l’hybrid bonding.
• D’ici à la fin de 2026 : CXMT vise le lancement de son nouveau produit de mémoire pour serveurs.

La plateforme G5 utilise quatre expositions lors de la structuration et atteint un demi-pas de 11,95 nanomètres dans la zone active, une mesure de l’espacement au sein de la matrice mémoire. Les deux projets d’investissement prévus totalisent 34,9 milliards de yuans et couvrent le développement des procédés, le conditionnement, les tests et l’assemblage de modules.

Les contrôles à l’exportation influencent la voie vers l’expansion

Fondée en 2016 et basée à Hefei, CXMT bénéficie du vaste marché chinois de l’électronique. Son accès aux équipements de fabrication de pointe est limité par les restrictions à l’exportation, notamment celles qui touchent les systèmes EUV les plus avancés d’ASML.

L’architecture proposée accorde davantage d’importance à la disposition des composants et à l’assemblage de tranches fabriquées séparément. Zhang a indiqué qu’elle pourrait offrir une densité supérieure sans EUV, tout en créant une demande pour des équipements de gravure, de dépôt, de bonding et de polissage de précision.

Les concurrents investissent selon un calendrier de production et d’équipement différent. Le Japon a promis jusqu’à 536 milliards de yens pour l’extension du site de Micron à Hiroshima, afin de soutenir le développement et la production de DRAM avancée, avec de premières livraisons visées dès 2028. Le projet prévoit notamment des équipements EUV et d’autres outils de fabrication.

La concurrence s’accompagne aussi de tensions juridiques. Les procureurs sud-coréens ont inculpé dix personnes dans le cadre d’une fuite présumée de technologies de Samsung, concernant des connaissances en matière de fabrication qui auraient été transmises à CXMT. Selon les procureurs, les informations transférées ont contribué à accélérer la production de DRAM de l’entreprise et à soutenir le développement de HBM. Ces accusations font encore l’objet de procédures pénales.

Les clients et la valorisation rehaussent les enjeux

L’introduction en Bourse de CXMT en juillet sur le marché STAR de Shanghai a fait bondir son cours de près de 466 % lors de sa première séance, la plaçant brièvement au premier rang des entreprises cotées en Chine continentale par capitalisation boursière. Son action s’est ensuite située environ 4 % sous le cours de 49 yuans enregistré le jour de son entrée en Bourse.

L’entreprise était valorisée à environ 3 460 milliards de yuans, contre 3 870 milliards pour Tencent. Ces chiffres placent CXMT à environ 89 % de la valorisation de Tencent et illustrent l’ampleur des attentes des investisseurs envers un fabricant de mémoire fondé il y a seulement dix ans.

L’adoption par les clients déterminera l’étendue de son implantation commerciale. Apple teste la DRAM de CXMT pour des appareils vendus en Chine et cherche à obtenir l’autorisation du gouvernement américain pour une utilisation plus large. Aucun accord d’approvisionnement conclu ni aucune autorisation élargie n’ont été annoncés.

Les analystes de Citi estiment que les ventes aux centres de données dans des régions comme l’Europe pourraient avoir des conséquences pour Micron, même si les restrictions américaines limitent les ventes directes sur le marché des États-Unis. Un fournisseur peut exercer une pression concurrentielle par l’intermédiaire de clients situés ailleurs, ce qui modifie les fabricants remportant les commandes et les prix qu’ils peuvent pratiquer.

Pour les exploitants de serveurs, la perspective concrète est de disposer d’une autre source de mémoire conventionnelle, si CXMT livre des produits fiables en quantités suffisantes. Pour les fabricants établis, l’enjeu est de protéger leur avance technique tout en rivalisant à la fois sur la DRAM conventionnelle et sur les mémoires plus spécialisées. Les prochaines étapes clés sont le lancement prévu du produit, sa validation par les clients et la stabilisation de la production.

Points clés

• CXMT vise à lancer avant la fin de 2026 une mémoire pour serveurs reposant sur une architecture 4F² plus dense.
• Le 13 octobre, SK Hynix a perdu environ 10 % et Samsung 7,4 %, tandis que les ventes se sont étendues aux valeurs technologiques mondiales.
• La conception associe des structures de transistors verticaux à des tranches fabriquées séparément puis assemblées par hybrid bonding.
• Les analystes entrevoient un gain potentiel de densité, mais les rendements de production et la qualification par les clients détermineront les avancées commerciales.
• Selon Counterpoint, la part de CXMT dans le chiffre d’affaires de la DRAM est passée de 4 % à 10 % entre les deuxièmes trimestres de 2025 et 2026.
• Le produit prévu cible la mémoire conventionnelle pour serveurs, tandis que les fournisseurs établis gardent une position plus forte dans la HBM destinée aux systèmes d’IA.