CXMT vise un lancement de mémoire serveur 4F2 en 2026, tandis que Samsung envisage une production en 2028

Une cellule mémoire plus petite et un calendrier ambitieux

ChangXin Memory Technologies (CXMT), le premier fabricant chinois de puces mémoire, prévoit de lancer d’ici fin 2026 une mémoire serveur DDR5 à registres reposant sur une architecture DRAM 4F2. Son président, Cao Kanyu, a présenté ce projet le 10 octobre lors de la quatrième conférence sur les circuits intégrés et les chiplets, à Shanghai. L’entreprise fixe ainsi un produit et une échéance précis à son ambition de rivaliser avec Samsung Electronics, SK hynix et Micron.

L’architecture proposée réduit la surface occupée par une cellule mémoire, qui passe de la conception 6F2 dominante à 4F2. À taille minimale des motifs identique, cela représente une réduction théorique d’un tiers de la surface de la cellule. Davantage de mémoire pourrait ainsi tenir sur une puce, même si le gain d’un produit fini dépendra des circuits, des résultats de fabrication et d’autres exigences de conception.

L’échéance de CXMT précède d’environ deux ans l’objectif de production de masse fixé, selon certaines informations, par Samsung pour 2028. Cela ne prouve pas que CXMT dispose déjà de deux ans d’avance en matière de fabrication. Le lancement d’un produit et sa production fiable en grandes quantités sont deux étapes distinctes. CXMT n’a communiqué ni spécifications détaillées, ni date de sortie précise, ni rendement de production pour la mémoire serveur prévue.

Cette annonce compte parce qu’elle vise les serveurs d’entreprise, plutôt que les appareils grand public sur lesquels les fournisseurs chinois de DRAM sont déjà présents. Les clients du secteur des serveurs ont besoin d’un fonctionnement fiable sur de longues périodes : l’adoption commerciale constitue donc une épreuve distincte de la démonstration d’une cellule plus petite.

Ce que Cao a annoncé à Shanghai

Cao Kanyu, dont le nom apparaît aussi sous la forme Chao Kanyu dans des articles en anglais, a indiqué que la mémoire serveur serait la première application commerciale de la nouvelle architecture de CXMT. À la conférence de Shanghai, il a décrit le lancement envisagé :

Nous lancerons d’ici la fin de l’année une mémoire serveur RDIMM DDR5 de nouvelle génération intégrant une structure DRAM 4F2.

RDIMM signifie « registered dual inline memory module », soit module mémoire à double rangée de connexions avec registre. Ces modules utilisent un registre pour mettre en mémoire tampon les signaux de commande et d’adresse, ce qui permet aux serveurs de prendre en charge des configurations mémoire exigeantes. DDR5 désigne la génération de mémoire ; 4F2 décrit la disposition sous-jacente des cellules. L’annonce porte donc sur une nouvelle façon de fabriquer les puces au cœur d’une catégorie bien établie de mémoire serveur, et non sur le remplacement de la norme DDR5.

CXMT affirme avoir repensé des étapes clés de fabrication et mis au point son propre transistor à grille enveloppante verticale, ou VSG. Ces déclarations laissent entendre que les travaux vont au-delà de la seule disposition envisagée des cellules. Elles ne permettent pas de savoir combien de puces utilisables le procédé produit, à quel rythme la production peut augmenter ni si les clients du secteur des serveurs ont achevé leur processus de qualification.

Les articles ne décrivent pas tous l’échéance avec la même précision. Certains évoquent un début de production de masse autour de la fin de l’année, tandis que la déclaration citée de Cao promet le lancement d’un produit. Faute de volumes de fabrication communiqués, cet engagement plus limité est le point de comparaison le plus solide entre CXMT et ses concurrents.

Ce que change le 4F2 dans une puce DRAM

La DRAM stocke les informations dans des cellules qui doivent être régulièrement rafraîchies pour conserver leurs données. Dans la notation utilisée pour décrire la taille des cellules, F désigne la dimension minimale des motifs, souvent présentée comme la largeur de ligne minimale. Une cellule 4F2 occupe une surface équivalente à 2F multiplié par 2F, contre six unités carrées de F pour une cellule 6F2.

Le calcul donne une mesure utile de l’ambition. Passer de six unités de surface à quatre réduit d’environ 33 % l’empreinte de chaque cellule. Si seule la surface des cellules comptait, le même espace pourrait en accueillir 50 % de plus, car six divisé par quatre égale 1,5. Aucun de ces chiffres ne doit être interprété comme une amélioration promise de la capacité ou de la vitesse des modules finis de CXMT.

Les puces réelles ont également besoin de circuits périphériques, de connexions et d’espaces imposés par les contraintes de fabrication. La vitesse, la consommation électrique et la fiabilité de la mémoire dépendent d’autres facteurs que le nombre de cellules logeant sur une surface donnée. CXMT n’a publié aucune mesure permettant de comparer ces caractéristiques avec celles des DRAM serveur actuelles.

Le transistor VSG envisagé place le canal à la verticale, entouré par la grille. Celle-ci contrôle le courant qui traverse le transistor. CXMT affirme que cette configuration réduit les courants de fuite indésirables et augmente la densité de mémoire, avec des bénéfices potentiels pour l’efficacité énergétique.

CXMT étudie aussi le collage hybride pour optimiser séparément les cellules mémoire et la logique périphérique. Cette technique relie des structures semi-conductrices par des connexions électriques très fines. L’objectif annoncé est d’accroître la liberté de conception du réseau de stockage et de ses circuits de support, mais les articles ne permettent pas de savoir si cette approche sera utilisée dès le premier lancement de DDR5 RDIMM.

Samsung et SK hynix ont leurs propres calendriers

Samsung Electronics et SK hynix étudient la DRAM 4F2, mais aucun des deux n’a annoncé d’engagement ferme en faveur d’une production de masse, d’après les comptes rendus de l’annonce de CXMT. SK hynix a dévoilé une feuille de route technologique connexe en 2025. Samsung viserait, selon certaines informations, l’achèvement en 2026 du développement de sa DRAM 10a en 4F2, des tests de qualité en 2027, puis le début de la production de masse en 2028.

Le calendrier de Samsung est un objectif de développement rapporté, et non une garantie confirmée. Il explique néanmoins l’attention portée au lancement envisagé par CXMT en 2026 : l’entreprise chinoise cherche à commercialiser un produit avant la date de production actuellement associée à son rival de plus grande taille.

Tian Feng, chercheur à l’université Jiao Tong de Shanghai, a déclaré que les trois grands fabricants de mémoire disposaient de feuilles de route pour le 4F2 ou des technologies DRAM 3D similaires, sans être parvenus à une commercialisation à grande échelle. Son analyse conforte l’idée d’une concurrence émergente, plutôt que celle d’un marché où un fabricant aurait déjà pris une avance décisive.

Les étapes annoncées s’échelonnent sur plusieurs années :

• 2016 : CXMT affirme avoir commencé ses recherches sur le 4F2 à la création de l’entreprise.
• 2025 : SK hynix dévoile une feuille de route liée à la technologie 4F2.
• Août 2026 : CXMT affirme avoir commencé la production de masse de mémoire mobile LPDDR6.
• Septembre 2026 : CXMT affirme que sa plateforme de fabrication DRAM de cinquième génération est entrée en production de masse.
• 10 octobre 2026 : Cao présente à Shanghai le projet de mémoire serveur.
• Fin 2026 : CXMT vise le lancement de modules DDR5 RDIMM utilisant le 4F2.
• 2027 et 2028 : Samsung prévoirait, selon certaines informations, des tests de qualité, puis la production de masse.

Pourquoi le rendement de production pourrait décider de l’issue

Le principal enjeu de fabrication est le rendement, c’est-à-dire la proportion de puces produites sur une tranche qui répondent aux spécifications requises. Une cellule plus petite peut être intéressante en théorie, mais coûteuse à fabriquer si trop de puces échouent aux tests. La modification de la géométrie des transistors et des étapes de production impose d’amener le procédé à un rendement commercialement viable.

Cet enjeu est particulièrement important en période de pénurie de mémoire. Lorsqu’ils introduisent un nouveau procédé, les fabricants risquent de perdre une partie de leur production utilisable en réglant les problèmes de fabrication, même si la technologie finit par améliorer la densité ou les performances. Les fournisseurs établis ont donc intérêt à mettre en balance le calendrier de la transition et la demande pour leurs produits actuels.

Kim Jin-guk, ancien directeur technique de SK hynix, a décrit la capacité de production comme la priorité commerciale immédiate :

La pénurie actuelle de mémoire étant appelée à durer, le marché évolue vers une situation où la capacité de production compte davantage que la prouesse technologique.

Kim a également mis en garde contre le coût de l’introduction d’un nouveau procédé :

Les pertes de production lors de l’introduction de nouvelles technologies sont inévitablement importantes.

Ses propos expliquent pourquoi une annonce plus précoce ne se traduit pas nécessairement par une position concurrentielle plus forte. Une entreprise capable de produire de grandes quantités de mémoire fiable peut mieux répondre aux besoins des clients qu’un rival doté d’une conception plus dense, mais encore difficile à fabriquer.

Le démarrage de la production sur la plateforme G5 de CXMT, rapporté en septembre, témoigne d’avancées sur une autre étape de fabrication. À lui seul, il ne prouve pas que le produit serveur 4F2 annoncé est parvenu au même stade de préparation. L’entreprise n’a pas suffisamment détaillé le lien entre ces différentes annonces de production pour qu’une telle conclusion soit possible.

Les clients du secteur des serveurs représentent une autre épreuve

Samsung, SK hynix et Micron occupent des positions de premier plan sur le marché des DRAM serveur, tandis que CXMT s’est davantage concentrée sur l’électronique grand public. CXMT affirme que la part de son activité serveur a progressé au premier semestre 2026, mais les articles ne donnent ni chiffre d’affaires ni part de marché pour cette activité.

Il faut donc distinguer l’entrée sur le marché des serveurs et la conquête d’une demande importante. Les clients ont besoin de mémoires fiables avec leurs systèmes, même sous des charges de travail prolongées. La qualification des produits, la fiabilité des livraisons et la constance des performances compteront autant que la densité des puces.

L’annonce ne marque pas non plus une avancée décisive dans la mémoire à haute bande passante, ou HBM, largement utilisée avec les processeurs de calcul avancé. Les modules DDR5 RDIMM et la HBM remplissent des fonctions différentes. Les progrès réalisés sur le produit serveur envisagé ne peuvent être considérés comme la preuve que CXMT a comblé son retard technologique présumé dans la HBM.

Les estimations de l’écart entre la Chine et la Corée du Sud en matière de DRAM conventionnelle varient. Certains articles l’évaluent à un ou deux ans, d’autres à deux ou trois ans. Ils situent généralement à au moins trois ans l’écart dans la HBM. Il s’agit d’évaluations du secteur, et non de mesures tirées de tests de produits comparables rendus publics.

Brevets et équipements influent sur la course

CXMT affirme avoir publié plus de 300 familles de brevets liées au 4F2 et étudier cette architecture depuis 2016. Une famille de brevets regroupe des demandes connexes qui protègent une invention dans le cadre de différents dépôts ou territoires. Ce chiffre témoigne d’un important ensemble de droits de propriété intellectuelle revendiqués, mais ne signifie pas qu’il existe 300 avancées distinctes de fabrication ayant fait leurs preuves.

Cao a également affirmé que le portefeuille de brevets de CXMT dans ce domaine dépassait celui de ses concurrents nationaux et internationaux. Aucune base de données comparative sur les brevets n’est fournie pour vérifier ce classement. Les critères commerciaux les plus utiles seront la capacité à fabriquer ces conceptions, à répondre aux exigences des clients avec les produits obtenus et à les fournir à grande échelle.

L’accès aux équipements reste une autre contrainte. Selon les articles, CXMT ne peut pas utiliser les équipements de lithographie ultraviolette extrême d’ASML, dits EUV. L’EUV aide les fabricants à dessiner des motifs extrêmement petits, et son absence ajoute de l’incertitude quant à la capacité de CXMT à atteindre des rendements commercialement viables.

Certains analystes du secteur estiment que l’EUV pèsera moins dans la production des futures DRAM 3D. Cette perspective concerne une architecture ultérieure et ne supprime pas les difficultés de fabrication du produit annoncé. De même, un transistor vertical dans une cellule 4F2 ne revient pas automatiquement à empiler plusieurs couches de cellules DRAM.

D’autres évolutions chinoises rapportées permettent de comprendre les inquiétudes des fabricants coréens. Huawei a mis en avant une technologie de pliage logique, tandis que des articles indiquent que Samsung verse des redevances pour utiliser la technologie de collage Xtacking de YMTC. Il s’agit de technologies et d’entreprises distinctes : elles ne peuvent donc pas confirmer les déclarations de CXMT sur sa mémoire serveur.

Un accord de licence de brevets annoncé par Huawei et Qualcomm le 5 octobre porterait sur la 5G, l’informatique, l’intelligence artificielle et les réseaux. Il illustre le rôle plus large de la propriété intellectuelle chinoise dans le secteur, mais ne concerne pas la DRAM et ne prouve pas que la production en 4F2 est prête.

Ce qui reste à démontrer avant l’échéance

La croissance financière de CXMT apporte un éclairage supplémentaire sur ses ambitions de développement. Selon les articles, la vente de ses actions en juillet lui aurait rapporté environ 8,6 milliards de dollars, soit quelque 66,61 milliards de yuans, et le cours aurait progressé de 466 % lors de la première séance de cotation. Ces chiffres témoignent d’un financement important et de l’intérêt des investisseurs, mais ne valident pas la technologie du produit mémoire prévu.

La réaction immédiate des cours chez les fournisseurs établis a été modeste : Micron a reculé d’environ 1 % lors des échanges nocturnes et SK hynix de 0,8 % pendant les échanges locaux, selon les séances rapportées. Les ventes plus larges dans le secteur des semi-conducteurs et les inquiétudes concernant les dépenses consacrées à l’intelligence artificielle ont également pesé sur le marché. Ces mouvements ne peuvent donc pas être attribués uniquement à l’annonce de CXMT.

La prochaine échéance annoncée est la fin de 2026. Avant toute comparaison directe avec ses concurrents, CXMT devra communiquer davantage qu’une date de lancement : les spécifications des modules, l’échelle de production, la qualification par les clients et des preuves de fonctionnement fiable aideraient à mesurer la portée commerciale de l’annonce.

Pour l’heure, CXMT s’est fixé un objectif de lancement plus précoce que le calendrier de production annoncé pour Samsung et a décrit une approche architecturale concrète. Un éventuel avantage sur le marché de la mémoire serveur dépendra de la production utilisable et de l’adoption par les clients, pas du seul calendrier.

À retenir

• CXMT prévoit de lancer d’ici fin 2026 une mémoire serveur DDR5 à registres utilisant la DRAM 4F2.
• À taille minimale des motifs identique, une cellule 4F2 est théoriquement un tiers plus petite qu’une cellule 6F2.
• CXMT affirme que son transistor à grille enveloppante verticale réduit les courants de fuite et permet une densité accrue.
• Samsung viserait, selon certaines informations, une production de masse en 2028 ; SK hynix a dévoilé une feuille de route connexe en 2025.
• CXMT n’a communiqué ni spécifications détaillées du produit, ni rendements de production, ni date de lancement précise.
• Un lancement plus précoce ne suffirait pas, à lui seul, à établir une avance dans la fabrication à grande échelle ou l’adoption par les clients du secteur des serveurs.