La Corée du Sud vise une efficacité des puces d’IA multipliée par 100 d’ici à 2035

Une mission sur les semi-conducteurs axée sur les économies d’énergie

La Corée du Sud vise à faire passer l’efficacité du calcul en IA d’environ deux jetons par watt aujourd’hui à 200 d’ici à 2035, en associant Samsung Electronics, SK hynix et le fabricant d’équipements pour semi-conducteurs Jusung Engineering à une mission de recherche publique. Le plan combine une amélioration de 8,8 fois des performances de calcul et une réduction de 11,4 fois de la consommation électrique, afin de produire environ 100 fois plus de calcul par watt.

Le ministère des Sciences et des TIC a lancé à Séoul, le 14 octobre, les comités opérationnel et technique de la mission sur les semi-conducteurs K Moonshot. Plus de 20 experts issus des pouvoirs publics, de l’industrie, des universités et des instituts de recherche y participent. Ils doivent mettre au point des technologies fondamentales répondant à deux limites étroitement liées du calcul en IA : l’énergie consommée par le transfert des données et la difficulté à fournir celles-ci assez rapidement aux processeurs.

Cette initiative consacrée aux semi-conducteurs est l’une des 12 missions de K Moonshot, un programme qui associe l’IA aux sciences et aux technologies pour relever des défis nationaux. Son ambition centrale est de concevoir des systèmes de calcul autour de la mémoire, au lieu de traiter celle-ci comme un espace de stockage séparé qui doit constamment envoyer des informations à un processeur.

Le ministère a alloué 25 milliards de wons à des projets clés pour l’année suivant le lancement. Il s’agit d’une première enveloppe, et non d’un budget annoncé pour l’ensemble du programme jusqu’en 2035. Cette distinction est importante, car les travaux envisagés vont des composants et des procédés de fabrication aux empilements de mémoire, au packaging et aux plateformes de calcul complètes.

Ce que signifie réellement l’objectif multiplié par 100

La mission mesure son ambition en jetons par watt. Les jetons sont les unités de texte traitées par de nombreux modèles d’IA générative : il peut s’agir de mots entiers ou de fragments de mots. Cette mesure vise ici à exprimer la quantité de traitement en IA qu’un système peut fournir au regard de l’énergie qu’il consomme.

Le calcul qui sous-tend l’objectif est cohérent : 8,8 multiplié par 11,4 donne 100,32. Une hausse des performances conjuguée à une baisse de l’énergie nécessaire pour les obtenir aboutirait donc à l’amélioration annoncée, à peu près. Passer de deux à 200 jetons par watt représente également un facteur de 100.

Il s’agit d’objectifs de recherche, et non des résultats d’une puce déjà mise au point. L’annonce ne précise pas quel modèle d’IA, quelle charge de travail ni quelle configuration informatique serviront à mesurer les progrès. Elle n’indique pas non plus si la consommation mesurée concernera des puces individuelles ou un système plus large. Ces choix seront déterminants pour comparer les futures démonstrations au niveau de départ.

Un gain d’efficacité ne signifie pas automatiquement une baisse équivalente de la consommation totale d’électricité. Si le volume de travail effectué par l’IA augmente sensiblement, la consommation globale peut malgré tout progresser. La promesse mesurable de la mission est de réaliser davantage de calcul pour chaque watt, avec des objectifs distincts en matière de performances et de consommation électrique.

Pourquoi la mémoire est au cœur du projet

Le ministère considère les goulets d’étranglement liés à la mémoire et la hausse de la consommation électrique comme des contraintes majeures. Dans l’informatique traditionnelle, les processeurs récupèrent sans cesse des données en mémoire, puis y renvoient les résultats. Lorsque les processeurs peuvent travailler plus vite que les données ne leur parviennent, une partie de leur capacité reste inutilisée. Le transfert de ces données consomme lui aussi de l’énergie.

Le calcul centré sur la mémoire cherche à réduire cette charge en intégrant le traitement dans la mémoire ou en le rapprochant de celle-ci. L’objectif dépasse la simple amélioration de la vitesse d’une puce mémoire : il s’agit de repenser la manière dont le traitement, le stockage et le transfert des données fonctionnent ensemble.

Cette approche relie les deux objectifs chiffrés de la mission. Réduire les délais liés au transfert des données peut aider les processeurs à effectuer davantage de travail, tandis que raccourcir ou éviter ces transferts peut diminuer la consommation d’énergie. Des démonstrations devront établir si les technologies prévues apportent ces deux avantages à l’échelle requise.

L’intérêt du ministère pour ce sujet reflète également l’essor de l’IA au-delà des modèles génératifs exécutés dans de grands centres informatiques. Une IA fonctionnant directement sur un appareil doit composer avec les limites de la batterie et de la chaleur. L’IA physique, notamment la robotique, doit allier rapidité de calcul et gestion de l’énergie. L’annonce ne fixe pas d’objectifs de performance distincts pour ces applications, mais cite leur développement comme une raison de mettre au point des puces plus efficaces.

Un empilement de mémoire associant DRAM et NAND

L’un des projets clés de la mission porte sur une nouvelle forme de mémoire à bande passante élevée, ou HBM. Elle associerait verticalement HBD, un composant mémoire reposant sur la DRAM, à HBF, un composant fondé sur la mémoire flash NAND. L’objectif est de réunir la vitesse de la DRAM et la capacité de stockage supérieure associée à la NAND.

La DRAM donne rapidement accès aux données en cours d’utilisation, tandis que la mémoire flash NAND conserve les données sans alimentation électrique continue. Ces technologies remplissent des fonctions différentes et ont des caractéristiques de fonctionnement distinctes. Les associer est donc plus complexe que d’ajouter simplement des couches à un empilement de mémoire existant.

La conception envisagée répond au besoin de garder accessibles de plus grandes quantités de données utilisées par l’IA sans laisser les transferts entre stockage, mémoire et processeurs dominer les performances et la consommation énergétique. L’empilement vertical vise à réunir ces fonctions dans une configuration plus compacte.

L’annonce ne précise ni la capacité, ni la bande passante, ni le rendement de production, ni les dates de commercialisation visées pour ce projet de mémoire. Il faut donc y voir une piste de développement plutôt qu’une annonce de produit. Son intérêt dépendra de la capacité à faire fonctionner ensemble les différentes technologies de mémoire et des performances de l’empilement obtenu dans un système complet.

Trois étapes jusqu’en 2035

La feuille de route répartit le développement en trois étapes : des dispositifs à semi-conducteurs de très petite taille aux puces empilées, puis aux plateformes intégrées. Elle prévoit le calendrier suivant :

• 14 octobre : le ministère lance à Séoul les comités opérationnel et technique.
• De 2026 à 2029 : les travaux portent sur des dispositifs et des procédés pour semi-conducteurs extrêmement fins.
• De 2030 à 2032 : le programme passe aux technologies de semi-conducteurs empilés.
• De 2033 à 2035 : les travaux se concentrent sur les plateformes intégrées et les démonstrations à l’échelle du système.
• 2035 : la mission vise 200 jetons par watt, contre environ deux au niveau de départ annoncé.

Les informations publiées divergent quant à l’année du lancement. Un compte rendu mentionne explicitement le 14 octobre 2026, tandis que d’autres indiquent le 14 octobre sans préciser l’année. Il convient donc de distinguer la date du lancement de la feuille de route, plutôt que de retenir une année incertaine pour fixer une date précise au financement présenté comme destiné à l’année suivante.

La première étape comprend des travaux sur les composants et les procédés pour des circuits de moins d’un nanomètre. Un nanomètre équivaut à un milliardième de mètre. L’annonce définit un axe de recherche à une échelle extrêmement réduite, mais ne précise pas exactement à quelles dimensions des composants correspond cet objectif ni ne fournit de calendrier de fabrication.

La dernière étape est particulièrement importante au regard de l’objectif affiché par la mission. Un dispositif ou un composant mémoire prometteur ne suffira pas, à lui seul, à démontrer une efficacité de calcul multipliée par 100. Les technologies devront être intégrées et testées ensemble afin d’évaluer les performances d’une plateforme opérationnelle.

Le packaging devient une composante du plan informatique

Le ministère prévoit également un packaging avancé associant des substrats en verre, des communications optiques et des puces de calcul. Le packaging est la structure qui relie et supporte les puces, leur permettant d’échanger des données et de fonctionner comme un système. Dans cette mission, il fait partie des technologies à mettre au point, et ne constitue pas simplement la dernière étape après la production des puces.

Les communications optiques utilisent la lumière pour transmettre des informations. Leur inclusion fait des connexions entre composants un axe de recherche au même titre que les dispositifs et la mémoire. Les substrats en verre font également partie des travaux d’intégration prévus, bien que l’annonce ne fournisse ni spécifications ni avantages mesurés pour les conceptions envisagées.

La stratégie d’ensemble reflète une évolution décrite par le ministère : la concurrence ne porte plus seulement sur la miniaturisation d’une puce, mais aussi sur l’intégration des composants, des procédés de fabrication, de la mémoire, du packaging et des systèmes. Améliorer un seul composant peut n’apporter que des gains limités si un autre continue de freiner les transferts de données ou de consommer trop d’énergie.

C’est pourquoi la mission prévoit des démonstrations intégrées tenant compte des besoins de l’industrie. L’objectif est de vérifier que les progrès fonctionnent ensemble dans des conditions de calcul utiles, plutôt que d’évaluer chaque résultat de recherche uniquement au regard de ses performances prises isolément.

Qui orientera la recherche

Kim Ji-young, directeur du programme sur les semi-conducteurs, préside le comité opérationnel. Parmi ses membres figurent le ministère des Sciences et des TIC, la Fondation nationale de la recherche de Corée, Samsung Electronics, SK hynix et Jusung Engineering, ainsi que des universitaires et des experts de la recherche.

Le comité opérationnel établira et révisera les plans des projets de recherche, examinera les principales questions de mise en œuvre et coordonnera les décisions. Un comité technique distinct élaborera la feuille de route technologique, préparera les projets détaillés, suivra l’avancement des recherches et pilotera les objectifs. Les responsabilités sont ainsi réparties entre l’orientation du programme et sa mise en œuvre technique.

Lors de la réunion de lancement, les participants ont discuté des priorités en matière de technologies clés, des objectifs de chaque étape, des liens avec les programmes de recherche existants sur les semi-conducteurs et des démonstrations répondant à la demande de l’industrie. Jusung Engineering devrait contribuer aux travaux sur les dispositifs et les procédés, apportant le point de vue d’un équipementier à un groupe qui comprend également de grands fabricants de mémoire.

Kim Sung-soo, responsable au ministère de la politique de recherche et développement, a déclaré que la mission devait relier la recherche fondamentale à la compétitivité industrielle :

Nous mobiliserons les compétences de l’industrie, du monde universitaire et des instituts de recherche afin de garantir, de manière proactive, les technologies fondamentales des semi-conducteurs de demain et de faire en sorte que les résultats de la recherche se traduisent par une compétitivité industrielle grâce à la mission K-Moonshot sur les semi-conducteurs.

Le lancement des comités met en place une structure de gouvernance. Il ne signifie pas, à lui seul, que les technologies envisagées sont prêtes à être produites ni que les entreprises participantes se sont engagées à commercialiser des produits précis.

Financement public et décisions encore à prendre

Le ministère compte sur les investissements publics pour soutenir des technologies coûteuses et présentant des risques techniques importants, notamment des recherches que les entreprises pourraient avoir du mal à financer seules. Les universités, les entreprises et les instituts de recherche mettront au point des technologies fondamentales, tandis que les pouvoirs publics et l’industrie les valideront conjointement dans le cadre de projets de recherche.

L’enveloppe de 25 milliards de wons constitue un premier engagement financier pour la mission. L’annonce ne fournit ni budget total jusqu’en 2035, ni répartition des financements entre les participants, ni montant des investissements privés correspondants. Ces éléments manquants ne permettent pas d’évaluer l’ampleur de l’ensemble du projet.

Plusieurs détails techniques restent également à préciser publiquement : la méthode de référence pour mesurer les jetons par watt, le périmètre exact de la mesure de la consommation électrique, les spécifications de l’empilement associant DRAM et NAND, ainsi que les critères de validation des démonstrations intégrées. Ces décisions concrètes détermineront si les progrès peuvent être mesurés de manière cohérente au regard de l’objectif annoncé.

La feuille de route indique de grandes périodes de développement, mais ne fixe aucune date précise pour de nouvelles auditions, des décisions de financement ou la sortie de produits. La prochaine étape concrète incombe aux comités : transformer la mission en projets détaillés, définir des objectifs mesurables et relier ces travaux aux programmes existants. Il s’agira de vérifier si les avancées en matière de mémoire, de dispositifs et de packaging permettent, une fois combinées, d’atteindre les gains d’efficacité promis.

À retenir

• La Corée du Sud vise à faire passer l’efficacité du calcul en IA d’environ deux à 200 jetons par watt d’ici à 2035.
• L’objectif combine une amélioration des performances de 8,8 fois et une réduction de 11,4 fois de la consommation électrique.
• Samsung Electronics, SK hynix et Jusung Engineering participent au projet aux côtés des pouvoirs publics, des universités et des instituts de recherche.
• Un empilement de mémoire envisagé associerait HBD reposant sur la DRAM et HBF reposant sur la NAND.
• La feuille de route prévoit des technologies de semi-conducteurs fins de 2026 à 2029, des puces empilées de 2030 à 2032 et des plateformes intégrées de 2033 à 2035.
• Le ministère a alloué 25 milliards de wons aux premiers projets clés, sans annoncer de budget total jusqu’en 2035.
• Les critères de mesure et les dates de commercialisation n’ont pas été précisés.